首页> 外文OA文献 >Dummy-Gate Structure to Improve ESD Robustness in a Fully-Salicided 130-nm CMOS Technology without Using Extra Salicide-Blocking Mask

【2h】

Dummy-Gate Structure to Improve ESD Robustness in a Fully-Salicided 130-nm CMOS Technology without Using Extra Salicide-Blocking Mask

机译：虚拟栅极结构可在不使用额外的硅化物阻挡掩模的情况下提高全硅化130纳米CmOs技术的EsD稳健性

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Hsin-chyh Hsu; Ming-dou Ker;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
专利

1. SCR Device Fabricated With Dummy-Gate Structure to Improve Turn-On Speed for Effective ESD Protection in CMOS Technology [J] . Ming-Dou Ker, Kuo-Chun Hsu IEEE Transactions on Semiconductor Manufacturing . 2005,第2期

机译：采用虚拟门结构制造的SCR器件可提高开启速度，从而在CMOS技术中提供有效的ESD保护
2. New Substrate-triggered Esd Protection Structures In A 0.18-μm Cmos Process Without Extra Mask [J] . Yi Shan, John He, Wen Huang Microelectronics reliability . 2009,第1期

机译：采用0.18μmCmos工艺的新型衬底触发式Esd保护结构，无需额外的掩模
3. PLDD/NHALO-assisted low-trigger SCR for high-voltage tolerant ESD protection in foundry CMOS process without extra mask [J] . Shan Y., He J., Hu B. Electronics Letters . 2009,第1期

机译：PLDD / NHALO辅助的低触发SCR，用于铸造CMOS工艺中的耐高压ESD保护，无需额外的掩膜
4. Dummy-gate structure to improve ESD robustness in a fully-salicided 130-nm CMOS technology without using extra salicide-blocking mask [C] . Hsin-Chyh Hsu, Ming-Dou Ker Quality Electronic Design, 2006. ISQED '06 . 2006

机译：虚拟栅极结构可在完全硅化的130 nm CMOS技术中提高ESD鲁棒性，而无需使用额外的硅化物阻挡掩模
5. Design and ESD protection of wideband, radio frequency integrated circuits in CMOS technologies. [D] . Bhatia, Karan Singh. 2008

机译：CMOS技术中的宽带射频集成电路的设计和ESD保护。
6. Robust and Latch-Up-Immune LVTSCR Device with an Embedded PMOSFET for ESD Protection in a 28-nm CMOS Process [O] . Ruibo Chen, Hongxia Liu, Wenqiang Song, 2020

机译：具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
7. Design on power-rail ESD clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-nm CMOS process [O] . Ming-dou Ker, Senior Member, Wen-yi Chen, 2015

机译：采用130-nm CmOs工艺中的1 V / 2.5 V低压器件设计3.3 V I / O接口的电源轨EsD钳位电路

Dummy-Gate Structure to Improve ESD Robustness in a Fully-Salicided 130-nm CMOS Technology without Using Extra Salicide-Blocking Mask

著录项

引文网络

相似文献

相关主题

期刊订阅